Fragen der Letzten Klausur Flashcards Preview

Rechnerarchitektur > Fragen der Letzten Klausur > Flashcards

Flashcards in Fragen der Letzten Klausur Deck (104):
1

Bei einem semi-synchronen Systembus ist die Anzahl der erforderlichen Buszyklen für einen Lesezyklus abhängig vom angesprochenen Baustein.

Richtig

2

Bei dynamischen RAM-Bausteinen ist die Zugriffszeit näherungsweise gleich der Zykluszeit.

Falsch

3

Ein Cache-Speicher erhält seine Effizienz im Wesentlichen aus der Lokalitätseigenschaft von Programmen.

Richtig

4

Für einen Direct-Mapped Cache-Speicher kann man die LRU-Ersetzungsstrategie wählen.

Falsch

5

Adressarithmetik mit den Adressregistern des M68000 beeinflusst den Condition Code im Statusregister.

falsch

6

Queues zur Kommunikation zwischen Programmen sind Datenstrukturen vom Typ LIFO.

Falsch

7

Mit der Interrupt Maske des Statusregisters wird die Laufpriorität des Prozessors angezeigt.

Richtig

8

Das Overflow-Bit im Statusregister zeigt einen Überlauf bei der Dualzahlarithmetik an.

Falsch

9

Das „Memory Adress Register“ dient zum Holen befehlsinterner Operanden.

RICHTIG

10

Das Amdahlsche Gesetz wird bei Benchmarktests von Programm-Suites verwendet.

FALSCH

11

Big-Endian und Little-Endian haben den gleichen Speicherbedarf zum Ablegen von Programmen.

RICHTIG

12

Rekursive Funktionen erfordern ein Konzept zur Speicherung lokaler Variablen.

RICHTIG

13

Data-Misalignment sorgt für kompaktere Speicherung von Programmen im Arbeitsspeicher.

RICHTIG

14

Die Daten-ALU kann als Zustandsautomat modelliert werden.

FALSCH

15

Die partielle Ordnung der Befehle erlaubt die Anwendung des Befehlszählerprinzips.

RICHTIG

16

Der sogenannte „MIPS“-Wert differenziert nach der Leistungsfähigkeit der Befehlsklassen.

FALSCH

17

Die Programmausführungszeit eines Prozessors ist umgekehrt proportional zur Taktfrequenz.

RICHTIG

18

Beim „CPI“-Wert handelt es sich um einen Mittelwert, mit dem man verschiedene Implementierungen der ISA miteinander vergleichen kann.

RICHTIG

19

Der erste industriell in größeren Stil verwendete Mikroprozessor (Intel) kam 1975 auf den Markt.

FALSCH

20

Ein Compiler generiert optimierten Code für die Mikroarchitektur-Ebene eines Prozessors.

FALSCH

21

SIMD-Maschinen führen verschiedene Befehle auf denselben Daten aus (Array-Prozessoren).

FALSCH

22

Beim Cycle-by-Cycle-Interleaving (Multithreading) werden Threads solange ausgeführt, bis ein Befehl mit langer Latenzzeit auftritt.

FALSCH

23

Die History Bits im Branch-Target-Buffer (BTB) werden bei einer Pipeline jeweils in der Write-Back (WB-Phase aktualisiert.

RICHTIG

24

Zur Lösung von Steuerflusskonflikten in einer Pipeline werden bei der verzögerten Sprungtechnik die Verzögerungszeiten durch NOP-Befehle ausgefüllt.

RICHTIG

25

Branch-Recovery dient zur Korrektur falscher Entscheidungen bei spekulativer Befehlsverarbeitung.

RICHTIG

26

Bei SDRAM-Speicherbausteinen kann die Zykluszeit durch Interleaving kompensiert werden.

FALSCH

27

Alle Befehle innerhalb eines VLIW-Befehls müssen unabhängig voneinander sein und die Zuordnung der einzelnen Befehle zu den Ausführungseinheiten erfolgt dynamisch durch den Prozessor.

FALSCH

28

Die mittlere Zugriffszeit in einem Speichersystem, das aus einem Verbund von Cachespeicher und Arbeitsspeicher besteht, wird mit Abnahme der Hitrate kleiner.

FALSCH

29

Beim Simultaneous Multithreading (SMT) wird jedem Befehlsstrom ein eigener Registersatz zugewiesen.

RICHTIG

30

Mit Interleaving bezeichnet man die Verschachtelung von Hauptspeicherzugriffen auf verschiedene DRAM-Speicherbänke.

RICHTIG

31

Bei der Memory-Mapped-Adressierung liegen Speicheradressen und Ein-/Ausgabe-Adressen in separaten Adressräumen.

FALSCH

32

Bei der Memory-Mapped-Adressierung existieren zwei Adressräume, einer für Speicher und einer für Ein-/Ausgabe-Einheiten.

FALSCH

33

Bei VLIW-Prozessoren übernimmt der Compiler die statische Befehlszuteilung auf die Ausführungseinheiten des Rechenwerks.

RICHTIG

34

Eine statische Speicherallokierung während der Assemblierung erreicht man durch geeignete Assemblerdirektiven.

RICHTIG

35

Die Datenübertragung zwischen L1- und L2-Caches erfolgt durch Blockbuszyklen.

RICHTIG

36

Unter Branch Recovery versteht man die Rücknahme getätigter Berechnungen bei falschen vorhersagen im Fall spekulativer Befehlsverarbeitung.

RICHTIG

37

Zur Auflösung globaler Adressbezüge durch den Linker benötigt der Assembler den Define Constant (DC)-Befehl.

FALSCH

38

Beim „Bus Snooping“ wertet der Cache-Controller die Adressen beim Zugriff anderer Busmaster auf den Hauptspeicher aus.

RICHTIG

39

Der Austausch von Zeilen in Sätzen bei mehrwege-satzassoziativen Caches kann nach dem LRU-Prinzip erfolgen.

RICHTIG

40

Interleaving zwischen den verschiedenen Speicherbänken dient zur Kompensation der Zugriffszeit von DRAMs.

FALSCH

41

Bei der „write-back“-Strategie eines Caches können Inkonsistenzen zwischen Cache und Arbeitsspeicher vermieden werden.

FALSCH

42

Die symbolischen Stackoperationen push und pull sind zur Berechnung rekursiver Funktionen erforderlich.

RICHTIG

43

Der TAS-Befehl (M68000) kann zur Implementierung binärer Semaphore benutzt werden.

RICHTIG

44

Bei einem Mehrwege Satz-assioziativen Cachespeicher mit 2n Zeilen sind 2n Vergleicher erforderlich.

FALSCH

45

Bei VLIW-Prozessoren übernimmt der Compiler die Aufgabe der dynamischen Befehlszuteilung auf die Ausführungszeiten.

RICHTIG

46

Der TAS-Befehl wird auf der Hardwareebene der Prozessorrealisierung als ein sogenannter Read-Modify-Write-Zyklus ausgeführt.

RICHTIG

47

Bei der virtuellen Adressierung ist die Anzahl der Seiten und der Rahmen immer gleich groß.

FALSCH

48

Beim sogenannten „Bus Snooping“ wertet der Prozessor zur Konsistenzsicherung die Speicheradressen anderer Busmaster beim Zugriff auf den Hauptspeicher aus.

RICHTIG

49

Bei einem semi-synchronen Systembus kann die Anzahle der wait states des Prozessors variieren, abhängig vom adressierten Baustein.

RICHTIG

50

Ein sogenannter „look-through-cache“ wird bevorzugt bei Multi-Prozessorsystemen eingesetzt.

RICHTIG

51

Mehrfach (n-way)satz-assoziative Cache-Speicher verkleinern das „Trashing“-Problem.

RICHTIG

52

Interne Fragmentierung bezeichnet die „Zerstückelung“ des Arbeitsspeichers, die durch Anwendung des Segmentverfahrens der virtuellen Adressierung entsteht.

FALSCH

53

Beim Seitenverfahren der virtuellen Adressierung ist die Anzahl von Seiten und Frames immer gleich groß.

FALSCH

54

Der Assembler (Compiler) ersetzt bei der Übersetzung vom Quell- zum Objektprogramm die virtuellen Adressen durch die realen, physischen Adressen.

FALSCH

55

Bei einem Cache-Speicher, der im Write-Through-Verfahren betrieben wird, kann auf das „Dirty-Bit“ verzichtet werden.

RICHTIG

56

Arithmetische Operationen mit den Adressregistern des M68000 (z.B. Dekrementieren) beeinflussen den Condition Code im Statusregister.

FALSCH

57

Das Fly-by-Transferverfahren bei DMA kann für einen Speicher-Speicher-Transfer genutzt werden.

FALSCH

58

Bei der virtuellen Adressierung kann bei einem Seitenwechselverfahren eine FIFO-Strategie vom Betriebssystem verfolgt werden.

RICHTIG

59

„Trashing“ bezeichnet ein Phänomen, das bei voll-assoziativen Cache-Speichern vorkommt.

FALSCH

60

Beim Zugriff auf ein FPM-RAM (Fast Page Mode) ändert das RAS-Signal seinen Wert nicht, wenn auf verschiedene Pages zugegriffen wird.

RICHTIG

61

Bei einem semi-synchronen Systembus ist die Anzahl der erforderlichen Buszyklen für einen Lesezyklus unabhängig vom angesprochenen Baustein.

FALSCH

62

Bei einem voll-assoziativen Cachespeicher mit 2n Zeilen sind 2n Vergleicher zur Adressdecodierung erforderlich.

FALSCH

63

Bei VLIW-Prozessoren übernimmt der Compiler die Aufgabe der dynamischen Befehlszuteilung.

FALSCH

64

Die Symboltabelle eines Compilers (Assemblierers) dient zur Übersetzung der Prozessorbefehle vom Assemblercode in den Binärcode.

FALSCH

65

Die Unterscheidung zwischen einem Code-Segment und einem Daten-Segment wird anhand der Segment-Deskriptors getroffen.

RICHTIG

66

Die mittlere Zugriffszeit in einem Speichersystem, das aus einem Verbund von Cachespeicher und Arbeitsspeicher besteht, steigt mit der Abnahme der Hitrate.

RICHTIG

67

Der sogenannte „Vorwärtsadressbezug“ verhindert die Realisierung von 1-Phasen-Compilern.

RICHTIG

68

Beim sogenannten „Bus Snooping“ wertet der Prozessor die Adressen beim Zugriff anderer Busmaster auf den Hauptspeicher aus (Konsistenzsicherung).

FALSCH

69

Bei SDRAM-Speicherbausteinen wird die Zykluszeit durch Interleaving verbessert.

RICHTIG

70

Unter Data-Alignment versteht man die Verschachtelung von Hauptspeicherzugriffen auf verschiedene Speicherbänke.

FALSCH

71

Ein DMA-Controller kann im „fly-by-transfer“ zeitoptimal Daten zwischen Festplatte und Arbeitsspeicher transportieren.

FALSCH

72

Beim asynchronen Systembus werden Wartezyklen des Prozessors (wait states) durch das „READY-Signal“ beeinflusst.

FALSCH

73

Ein sogenannter „look-through-cache“ wird beborzugt bei Mono-Prozessorsystemen eingesetzt.

FALSCH

74

Bei einem Hit im (physikalischen) Cache-Speicher, wird die Speicherverwaltungseinheit (MMU) zur Adressumsetzung nicht benötigt.

FALSCH

75

Durch Interleaving lässt sich die Anzahl der Wait States einer CPU beim Hauptspeicherzugriff minimieren.

RICHTIG

76

Der „Test-and-Set“ (TAS)-Befehl des M68000 garantiert die Unteilbarkeit einer binäre Semaphoroperation.

RICHTIG

77

Ein Cache-Miss kann bei einem Tag-Hit auftreten.

RICHTIG

78

Wird ein Cache-Speicher im Copy-Back-Verfahren betrieben, kann auf das Dirty-Bit als Statusinformation verzichtet werden.

FALSCH

79

Zur Implementierung einer dynamischen Sprungvorhersage kann ein voll-assoziativer Cache-Speicher verwendet werden.

RICHTIG

80

Interne Fragmentierung vermeidet jeden Verschnitt von Speicherplatz im physikalischen Hauptspeicher.

FALSCH

81

Bus-Snooping dient der Konsistenzsicherung zwischen Cache-Speichern und dem Arbeitsspeicher.

RICHTIG

82

Bei einer von Neumann-Maschine hängt die Interpretation eines Speicherzelleninhalts vom aktuellen Zustand der Maschine ab.

RICHTIG

83

Beim Seitenverfahren der virtuellen Adressierung ist die Anzahl der Pages immer gleich der Anzahl der Frames.

FALSCH

84

Das Lesen einer statischen RAM-Speicherzelle zerstört die gespeicherte Information (destructive read).

FALSCH

85

Der Systemtakt spielt bei einem asynchronen Systembus eine wesentliche Rolle für die Synchronisation der Datenübertragung zwischen den Teilnehmern.

FALSCH

86

Bei einem „2-way set associative Cache“ kann als Alterungsmechanismus beim Ersetzen von Zeilen des Tag-Speichers das LRU (Least Recently Used)-Verfahren angewendet werden.

RICHTIG

87

Beim Rückschreibeverfahren (Copy Back) eines Cachespeichers wird beim Schreiben des Prozessors bei einem Cache-Hit sowohl der Cache als auch der Hauptspeicher aktualisiert.

FALSCH

88

Aufgrund der Harvard-Architektur reiner RISC-Prozessoren kann das Mikroprogramm wesentlich kleiner sein als bei CISC-Prozessoren.

FALSCH

89

Externe Fragmentierung ist ein typisches Problem des Seitenverfahrens.

FALSCH

90

Bei einem „Direct Mapped Cache“ kann als Alterungsmechanismus beim Ersetzen von Zeilen des Tag-Speichers das LRU-Verfahren angewendet werden.

FALSCH

91

Die Seitengrößen bei der virtuellen Adressierung können je nach Anforderung dynamisch wachsen.

FALSCH

92

Pseudobefehle sind Anweisungen an den Assembler, die zur Laufzeit des Anwenderprogramms ausgeführt werden.

FALSCH

93

Beim Segmentierungsverfahren der virtuellen Adressierung wird der physische Hauptspeicher des Rechners in Segmente unterschiedlicher größe aufgeteilt.

FALSCH

94

Die Prefetch-Queue bei M68000-Prozessor dient zur Beschleunigung der Adressberechnung.

FALSCH

95

Verzweigungen in Assemblerprogrammen können durch Auswertung der Condition Code Bits im Statusregister entschieden werden.

RICHTIG

96

Ein strukturelles Problem klassischer RISC-Maschinen ist der sogenannte „von Neumannsche Flaschenhals§.

FALSCH

97

Das Rechenwerk des Prozessors holt die Befehle eines Programms aus dem Speicher, dekodiert sie und steuert deren zeitgerechte Ausführung.

FALSCH

98

Der Stackbereich ist in Form eines FIFO (first-in-first-out) – Speichers organisiert und wird durch den Stackpointer verwaltet.

FALSCH

99

Durch Interleaving lässt sich die gegenüber der Buszykluszeit größere Speicherzykluszeit von DRAMs kompensieren.

RICHTIG

100

Binäre Semaphore-Operationen werden auf der Hardwareebene des M68000-Prozessors durch einen „Read-Modify-Write“-Zyklus implementiert.

RICHTIG

101

Ein wesentliches Architekturmerkmal von RISC-Maschinen ist der verzicht auf Mikroprogrammierung.

RICHTIG

102

Beim Copy-Back-Verfahren eines Cache-Speichers schreibt der Prozessor ein Datum sowohl in den Cache als auch in den Hauptspeicher (Konsistenzsicherung).

FALSCH

103

Die größe eines physikalischen Rahmens (Frame) hängt von der jeweiligen Größe des Arbeitsspeichers ab.

FALSCH

104

Beim Segmentierungsverfahren der virtuellen Adressierung kann bei der Adressabbildung im physikalischen Speicher ungenutzter Speicherplatz, der sogenannte „Verschnitt“, entstehen.

FALSCH