Ekzamen

Question 1

Билет1
Известны три препятствия на пути развития современных ВС: ILP wall, Power wall и Memory wall. Какие технологии построения ВС наиболее чувствительны к указанным преградам?

Answer 1

Memory wall – ограничение пропускной способности памяти.
ILP wall – ограничение параллелизма уровня команд (трудно найти не зависимые инструкции в потоке).
Power wall – ограничение потребляемой энергии.
Технологии Multicore является наиболее чувствительной к указанным ограничениям. (Multicore – несколько продвинутых ядер).

Question 2

Билет1
Опишите отличия в применении метода чередования (interleaving) для конвейеризации функциональных устройств процессора, банков оперативной памяти и модулей внешней памяти.

Answer 2

Чередование для конвейеризации банков ОП нужно для уменьшения задержек поступления данных в систему. После использования одного банка, ему необходимо время для дальнейшего использования, поэтому лучше обратиться к другому банку.
Чередование для конвейеризации Fu позволяет избавиться от простоев при выполнении команд. Если образуется кэш промах, то переход на команду, не зависящую от этого перехода.
Чередование для модулей внешней памяти – уменьшение времени на чтение данных.
Последние две нужны для минимизации задержек поступления данных в систему, в отличии от чередования для конвейеризации Fu.

Question 3

Билет2
Опишите достоинства и недостатки архитектуры с длинным командным словом в сравнении с современными суперскалярными архитектурами.

Answer 3

Суперскалярные архитектуры: исполняется переменное число инструкций за такт, используя методы, как статического (развертка кода компилятором), так и динамического (алгоритм Томосула, неупорядоченная модель обработки) планирование.
VLIW – исполняют фиксированное число независимых инструкций за такт. Параллелизм уровня инструкций обеспечивается статически на этапе компиляции.
Достоинства:
+ Упрощение структуры микропроцессора (основная часть нагрузки ложится на компилятор).
+ Снижение энергопотребления.
+ Алгоритмы выбора порядка исполнения команд в компиляторах может быть существенно сложнее и эффективнее, чем алгоритмы аппаратного планирования инструкций.
Недостатки:
- Нет мобильности программного обеспечения (работа с определенным набором Fu).
- Зависимость от VLIW компилятора, их мало.
- Код для VLIW обладает невысокой плотностью. Из-за большого кол-ва пустых инструкций для простаивающих устройств программы для VLIW процессоров могут быть гораздо длиннее, чем аналогичные программы для суперскалярных архитектур.

Question 4

Билет2

Опишите достоинства и недостатки схемы gshare в сравнении со схемами GAp.

Answer 4

Достоинства gshare:
+ более точные предсказания, коэффициент попадания выше;
+ более экономично, одна таблица второго уровня;
+ сравнительно невысокое время доступа;
Недостатки gshare:
- с коллизией предсказания ухудшаются;
- размер глобальной истории предсказателя gshare ограничен до логарифма от количества счетчиков.

Question 5

Билет3
Какими факторами (в случае “идеальной” последовательности инструкций) ограничена степень ILP в процессорах различных архитектур?

Answer 5

ILP – параллелизм уровня инструкций – исполнение последовательности независимых инструкций параллельно.
Факторы:
- Ограничен размерами ББИ – базовый блок инструкций (линейная последовательность кода без перехода во внутрь или наружу). Меньше зависимостей –> больше возможностей для распараллеливания.
- Ограничен кол-вом регистров. Большое кол-во регистров в RISK предотвращает конфликты по имени регистров.
- Неэффективность компиляторов.

Question 6

Билет3

Сравните реализации векторной обработки в виде конвейерного ALU и в виде массива ALU.

Answer 6

Реализация в виде конвейерного ALU намного производительнее т.к. за один такт ALU может выполнить несколько операций (нормализация, сложение мантисс, сдвиг мантиссы, сравнение порядков) и этим операциям не придется ждать выполнения предыдущих операций не причастных к ним в отличии от реализации векторной обработки в виде массива ALU.

Question 7

Билет4

Каковы преимущества и недостатки символического разворачивания циклов против программной конвейеризации циклов?

Answer 7

Достоинства:
+ Исполняется меньше кол-во инструкций для поддержки циклов (связанные с командами перехода, изменение значения счетчика цикла).
+ При большом ББИ – больше комбинаторных возможностей для перепланирования инструкций (удаление простоев).
Недостатки:
- Нужно большое кол-во регистров для предотвращения конфликта по имени регистров.
- Независимость итераций необходима.
- Большой программный код.
- Не уменьшает время, когда цикл работает с неполной скоростью.

Question 8

Билет4

Укажите факторы, сдерживающие распространение архитектуры EPIC.

Answer 8

1) При выпуске новой версии EPIC архитектуры все старое ПО можно потребовать полной перекомпиляции.
2) Оптимизированная для одного устройства программа может оказаться совершенно непригодной для работы на следующем поколение процессоров.
3) VLIW компилятором очень мало.

Question 9

Билет №5
Какой процессор (скалярный, суперскалярный, суперскалярный с неупорядоченным исполнением, суперскалярный с неупорядоченным исполнением и переименованием) наиболее (наименее) чувствителен к размеру базового блока инструкций?

Answer 9

Скалярный самый не чувствительный к размеру ББИ, т. к. он выполняет только одну операцию за такт.
Далее суперскалярный с неупорядоченным исполнение и переименованием регистров, т. к. у него нет зависимостей по данным.
Суперскалярный более чувствителен к размеру ББИ, т. к. при большом размере ББИ будет меньше зависимостей, меньше простоев.
Суперскалярный с неупорядоченным исполнением самый чувствительный, т. к. при малом ILP он будет выполнять задачу намного быстрее.

Question 10

Билет5

Недостатки MMX/XMM на фоне векторных процессоров других производителей.

Answer 10

Фиксированная длина вектора, зависящая от кода операции (длина кода привязана к длине вектора).

Question 11

Билет №6

Охарактеризуйте сопряжение алгоритма Томасуло с различными ISA (ROSC, CISC, RISC)

Answer 11

Алгоритм Томасула позволяет последовательные инструкции выполнить не последовательно.
Не имеет смысла применять алгоритм Томасуло для архитектур ROSC и CISC, так как результат внедрения алгоритма Томасуло в данные архитектуры будет неэффективен.

Question 12

Билет №7

Какое соотношение между скоростью выполнения арифметических операций и скоростью обмена с основной памятью характерно для современных SMP-компьютеров?

Answer 12

SMP – симметричное мультипроцессирование – архитектура многопроцессорных комп., в которой два или более одинаковых процессоров подключаются к общей памяти.
Выполнение арифметических операций на процессоре. SMP системы позволяют любому процессору работать над любой задачей независимо от того, где в памяти хранятся данные для этой задачи.
С поддержкой ОС, SMP системы могут легко перемещать задачи между процессорами эффективно распределяя нагрузку.
Память медленнее процессоров, которые к ней обращаются. Скорость выполнения арифметических операций больше, чем скорость обмена с основной памятью.

Question 13

Билет7

Какие уровни параллелизма используются при суперскалярном процессировании?

Answer 13

ILP – параллелизм уровня инструкций. Исполнение последовательности независимых инструкций одновременно (параллельно).
LLP – параллелизм уровня циклов (разворачивание цикла увеличивает ББИ, позволяет уделять больше тактов простоя, т. к. больше инструкций могут быть переупорядочены) – параллелизм между итерациями цикла.

Question 14

Билет7

Опишите достоинства и недостатки схемы gshare в сравнении со схемами GAp.

Answer 14

Достоинства gshare:
+ более точные предсказания, коэффициент попадания выше;
+ более экономично, одна таблица второго уровня;
+ сравнительно невысокое время доступа;
Недостатки gshare:
- с коллизией предсказания ухудшаются;
- размер глобальной истории предсказателя gshare ограничен до логарифма от количества счетчиков.

Question 15

Билет №8
Сравните схемы классификации параллелизма по уровню и по гранулярности. Каковы области применения этих схем? Каковы их достоинства и недостатки?

Answer 15

Мелкозернистый: мелкоуровневый и на уровне команд.
Каждое параллельное вычисление достаточно мало и элементарно, составляется из десятков команд. Распараллеливаемые единицы – выражения или отдельные итерации цикла, имеющие небольшие зависимости по данным
Среднезернистый: на уровне команд и уровень потоков.
Распараллеливаемые единицы – вызываемые процедуры. Организуется программистом. Роль компилятора - выбор оптимальной последовательности инструкций.
Крупнозернистый: уровень потоков и уровень задач.
Каждое параллельное вычисление достаточно независимо от остальных, требуется относительно редкий обмен информацией между отдельными вычислениями. Распараллеливаемые единицы – большие и независимые программы. Обеспечивается ОС.
Гранулярность – отношение объема вычислений, выполненных в параллельной задаче, к объему коммуникаций.
Параллелизм по гранулярности – обеспечивается компилятором, программистом, ОС.
Параллелизм по уровню – усовершенствование архитектуры (увеличение ступеней конвейера, несколько конвейеров в одном CPU, многопоточность, мультипроцессоры).

Question 16

Билет8
При переходе с однопроцессорной машины на четырёхпроцессорную возможно ли ускорение вычислений в два раза? При каких условиях?

Answer 16

Не всегда зависит от доли последовательной части f, при f>50% нельзя говорить о существенном ускорении. Только если доля f мала, имеет смысл многократное увеличение числа процессоров.

Question 17

Билет №9
Законы Амдала и Густафсона в идентичных условиях дают различные значения ускорения. Каковы области применения этих законов?

Answer 17

Закон Амдала применяют, когда имеет значение скорость вычисления (имеет значение f – доля последовательной части.)
Закон Густафсона. Вместо того чтобы решать задачу быстрее, увеличивается точность вычисления.

Question 18

Билет9

Охарактеризуйте эволюцию ISA с точки зрения проблемы семантического разрыва

Answer 18

Семантический разрыв - это мера различия принципов, лежащий в основе языков программирования высокого уровня, которые определяют архитектуру ЭВМ.
До появления языков высокого уровня, до появления СБИС, стремились удовлетворить растущие потребности развивающихся технологий программирования, включая в состав ISA новые, более развитые команды. Но угнаться не могли àобразовался семантический разрыв.
Переход на RISC и постоянное совершенствование языков программирования, закрепился семантический разрыв.

Question 19

Билет №10

Сравните скалярные вычисления с плавающей точкой в SSE2 и в FPU (x86).

Answer 19

1) SSE2 – регистровая архитектура.
FPU – стековая архитектура.
SSE2 использует 8 128-битных регистров, включенных в архитектуру х86. С вводом расширений SSE, каждое из которых трактуется как 2 последовательных значения с плавающей точкой двойной точности.
FPU – математический сопроцессор – отдельный функциональный модуль во всех процессорах архитектуры х86. Его реализация обусловлена наличием специального набора команд для устройства вычислений с плавающей точкой.
SSE2 рациональнее использует ресурсы процессора, чем FPU.

Question 20

Билет10

Каковы отличия между параллелизмом уровня команд и микроуровневым параллелизмом?

Answer 20

Микроуровневый параллелизм (ступени конвейера) уменьшает число тактов на инструкцию (много транзисторов простаивало при выполнении одной инструкции).
Параллелизм уровня команд (несколько конвейеров CPU) среднее количество инструкций за такт увеличивается…

Question 21

Билет №11
Алгоритм Томасуло. Может ли ограниченность аппаратного РФ привести к структурному конфликту? Целесообразно ли многократное увеличение размера аппаратного РФ?

Answer 21

Переименование регистров заключается в том, что одно и то же обозначение может означать разные данные. Так как в РФ малое количество логических файлов ->структурный конфликт.
При отображении регистров происходит преобразование программных ссылок на аппаратные регистры ссылки на большой набор физических регистров. По существу процессор «размножает» клонированием, ограниченно число программируемых аппаратных регистров, тем самым в нем находится много теневых регистров, которых больше, чем систем команд, поэтому многократное увеличение размера аппаратного РФ не имеет смысла.

Question 22

Билет11

Почему передовые ядра с высоким ILP стали уступать простым малым ядрам?

Answer 22

Малые ядра
	Ненамного медленнее больших
	Имеют меньшее энергопотребление
	Легче тестировать на работоспособность
	На чипе можно разместить существенно больше.

Question 23

Билет №12
Алгоритм Томасуло. Может ли ограниченность окна команд привести к структурному конфликту? Целесообразно ли многократное увеличение размера окна команд?

Answer 23

Окно команд влечет за собой структурный конфликт. Выдача команд на исполнение определяется только готовностью операндов и свободностью соответствующих FU. ROB и станции резервации получают в одно и тоже время те же микрокоманды из дешифратора (следит за последовательностью микрокоманд), поэтому не целесообразно многократное увеличение размера окна команд.

Question 24

Билет12

Почему именно энергопотребление стало ключевым сдерживающим фактором традиционного развития вычислительных систем?

Answer 24

Экономически невыгодно. На содержание мощных компьютерных систем необходимо очень много электроэнергии.

Question 25

Билет №13

Алгоритм Томасуло. По какой причине размер буфера RS не более 1÷5 команд?

Answer 25

В ROB может хранится до 20 микрокоманд. Он может пересылать максимум по 5 команд, но при работе с типичными командными последовательностями более вероятен непрерывный поток пересылок с интенсивностью 3 команды за такт. Поэтому больше 5 делать не имеет смысла.

Question 26

Билет13

На каких задачах эффективнее двухпоточный процессор, а на каких двухъядерный?

Answer 26

Двухпоточный эффективнее использовать для выполнения нескольких задач параллельно на заметно высоких скоростях.
Многоядерные процессоры эффективнее для работы с большим по объему задачами, которые работают не с одним ядром, а с несколькими одновременно.

Question 27

Билет №14

Алгоритм Томасуло. К чему приведёт многократное увеличение числа FU?

Answer 27

Многократное увеличение числа FU приведет к их простою (более 10 делать бессмысленно).

Question 28

Билет14

В чём суть закона Амдала?

Answer 28

При неограниченном числе процессоров ускорение составит 1/f, где f – доля последовательно части (ввод/вывод).
(из ответов)
T(n) – время исполнения программы на n процессорах
T(n)T(1), если накладные расходы (издержки) реализации параллельной версии
алгоритма чрезмерно велики
Ускорение за счёт параллельного выполнения. S(n) = T(1) / T(n)
Случай S(n)=n – линейное ускорение – масштабируемость алгоритма (возможность ускорения вычислений пропорционально числу процессоров)
Случай S(n) > n – суперлинейное ускорение (например, из-за большего коэффициента кеш-попаданий)
f – доля последовательной части программы
1-f – доля распараллеливаемой части программы

Question 29

Билет №15
Охарактеризуйте сопряжение алгоритма Томасуло с техникой предикатного исполнения
???????????????????????????????????
Почему ветви ROSC и CISC безжизненны?

Answer 29

Ветвь ROSK безжизненна т.к. извлечение данных при работе со стеками достаточно сложно. Для этого нужно все, что находится выше необходимого переместить в другой стек. Поэтому данная архитектура мало производительна.
Ветвь CISC безжизненна, т.к. главной особенностью архитектуры являются сложные машинные команды, которые разбиваются на микрокоманды. Эта дополнительная операция снижает скорость работы машины.

Question 30

Билет №16
Какими свойствами должен обладать алгоритм, ориентированный на использование вычислительной системы с распределённой памятью, в качестве узлов которой выступают SMP-компьютеры?

Answer 30

Задача должна быть достаточно больших объемов. Если задача слишком мала, то система будут дольше заниматься распределением работы и т.п. чем непосредственно задачей. Задача должна иметь маленькую последовательную часть и большую параллельную.

Question 31

Билет16

В каких случаях при статической конвейеризации межитерационные зависимости не препятствуют распараллеливанию циклов?

Answer 31

В случаях, когда межитерационные зависимости можно заменить на внутриитерационные.

Question 32

Билет №17
Есть две системы. У одной быстрые процессоры и медленные каналы связи, а у другой – медленные процессоры и быстрые каналы связи. В чём преимущества и недостатки каждой системы? Какая система имеет лучшую масштабируемость?

Answer 32

Первая будет иметь хорошую производительность, если не требуется больших пересылок между процессорами. Вторая система имеет хорошую производительность, если нагрузка на любой из процессоров невелика, а число пересылок большое.
Исходя из этого, первая система будет хуже работать, при условиях хорошей работы второй и наоборот. Имеют одинаковую масштабируемость.

Question 33

Билет17
Почему для наибольшего увеличения ILP необходимо одновременное применение статической конвейеризации и динамического планирования?

Answer 33

Статическое планирование позволяет убирать зависимость типа RAW and WAR, это делается программно. Оно выполняется, если на машине много памяти. Динамическое планирование убирает конфликты типа RAR и WAW, оно выполняется при недостатке ресурсов компьютера.

Question 34

Билет №18

На каком этапе эволюции отказались от принципов фон-неймановской архитектуры?

Answer 34

Переход от дискретных полупроводниковых элементов к интегральным схемам. Зарождение конвейеризации и суперскалярности (мелкозернистый параллелизм).

Question 35

Билет18

Алгоритм Томасуло. Каково типичное состояние (полное/пустое) окна команд?

Answer 35

Основная задача декодера – окно команд всегда полное.

Question 36

Билет №19

Охарактеризуйте роль эволюции ISA в развитии архитектур параллельных систем.

Answer 36

Развитие архитектуры системы команд привело к появлению более развитых команд, которые помогли обеспечить более высокие уровни параллелизма. Это в настоящее время привело к мультипроцессорным и мультикомпьютерным системам.

Question 37

Билет19

Что произошло с механизмом переименования регистров в IA-64?

Answer 37

Вращение регистров является в некотором роде частным случаем переименования регистров. Вращение регистров в IA-64 выполняется программно.

Question 38

Билет №20

Какова роль техники Code Morphing в эволюции ISA?

Answer 38

Программное обеспечение Code Morphing представляет собой динамическую систему трансляции: программу, которая компилирует команды набора одной архитектуры в собственную систему команд (преобразование кодовой последовательности из одного вида в другой).
Благодаря Code Morphing, все программы х86 и BIOS и ОС изолированы от аппаратного набора инструкций, поэтому изначальный набор инструкций процессора может быть изменен без всякого воздействия на ПО.

Question 39

билет20

При каких значениях Tc, Tl, Tb в целочисленной программе и FSB и конвейер Itanium 2 будут загружены на 100%?

Answer 39

Тс>Tl+Tb
Il=Tc Psd=1
Tc- время, тратящий процессор на вычисления.
Tl- задержка доступа к памяти.
Tb- время пересылки данных между памятью и процессором.
Il- длительность инструкции
Psd- вычисление оптимальной нагрузки на FSB.
Front Side Bus (FSB) — шина, обеспечивающая соединение между x86-совместимым центральным процессором и внутренними устройствами.

Question 40

Билет №21

Основное предназначение арифметики с насыщением вовсе не борьба с переполнениями?

Answer 40

В режиме насыщения результат операции, который выходит за границу размера данных насыщается до предельно возможного значения для используемого типа данных.

Question 41

Билет21

Сравните основные технологии распараллеливания операций высокого уровня: CMP, SMT и VLIW. Оцените масштабируемость.

Answer 41

SMT и CMP привели к аппаратной поддержке крупнозернистого параллелизма.
VLIW использует ILP. SMT использует TLP. CMP – параллелизм уровня заданий.
Масштабируемость – способность системы увеличивать свою производительность при добавлении ресурсов. CMP и SMT обладают большей масштабируемостью.

Question 42

Билет №22
Сопоставьте IA-32 и IA-64.???
Каковы преимущества и недостатки двух систем: 16-процессорной системы с общей памятью и 16-процессорного вычислительного кластера, построенных на базе одних и тех же процессоров?

Answer 42

SMP масштабируемость, т. к. при добавление новых процессоров они будут соперничать за память, что приведет к насыщению.
Очень удобно для программирования
Кластерные системы - распределение памяти между процессорами
Параллельное обращение к начальной памяти
Уменьшить задержку обращений к памяти

Question 43

Билет №23
Сопоставьте встроенный в IA-64 механизм предвыборки данных с механизмом предвыборки, используемым контроллером RAM (северным мостом).

Answer 43

Предвыборка исп. контроллером RAM блок предвыборки данных (Prefetch) - встроенная схема анализа доступа к данным решает, что к некому участку памяти, ещё не загруженному в неё, скоро будет осуществлён доступ - он даёт команду на загрузку данного участка ещё до того, как он понадобится в исполняемой программе. При ошибке загружаемые ненужные данные могут вытеснить нужные. А механизм предвыборки в IA-64 выполняет спекуляцию по данным - т.е. загрузку всего что может понадобиться программе до начала её выполнения. При этом загружается больше ненужных данных, чем в первом случае.

Question 44

Билет23

В каких случаях целесообразнее использовать однопоточный режим многопоточного суперскалярного процессора?

Answer 44

В случае экономии энергии. Когда программа старая и плохо распараллеливается нет никакого смысла тратить на это время с многопоточным режимом. Когда выполняется очень маленькое кол-во программ, которые быстрее выполняются в одиночном режиме.

Question 45

Билет №24

Какие преимущества имеет классическая многопоточность над конвейерной многопоточностью?

Answer 45

Классическая многопоточность скрывает все источники вертикальных потерь. Более простая аппаратная реализация т.к. в конвейерной каждый поток конкурирует за каждый слот выдачи каждый такт, в классической только один поток выдает инструкции каждый такт.

Question 46

Билет25

Почему XMM регистров (x86) ровно восемь?

Answer 46

Используются 3 бита в байте MOD R/M (микропроцессор использует байт MODR/M для адресации почти всех операндов). Последние 3 бита в байте MOD R/M определяют форму адресации операнда, при адресации используется 8 различных комбинаций регистров, поэтому в XMM регистров ровно 8.

Question 47

Билет №25

В чём отличие конвейерной многопоточности с политикой выборки Round Robin от классической тонкой многопоточности?

Answer 47

Классическая тонкая многопоточность: только один поток выдает инструкции каждый такт
RR – выборка по регулярному графику;
RR 1.8 каждый такт из одного потока выбирается до восьми инструкций.

Question 48

Билет25

Чем отличается архитектура EPIC от классической архитектуры VLIW?

Answer 48

Концепция реализации параллелизма на уровне команд (Explicitly Parallel Instruction Computing) определяет новый тип архитектуры, способной конкурировать по масштабам влияния с RISC. Эта идеология направлена на то, чтобы упростить аппаратное обеспечение и, в то же время, извлечь как можно больше «скрытого параллелизма» на уровне команд, используя большую ширину «выдачи» команд (WIW - Wide Issue-Width) и длинные (глубокие) конвейеры с большой задержкой (DPL — Deep Pipeline-Latency), чем это можно сделать при реализации VLIW или суперскалярных стратегий. EPIC упрощает два ключевых момента, реализуемых во время выполнения:
Во-первых, его принципы позволяют во время исполнения отказаться от проверки зависимостей между операциями, которые компилятор уже объявил, как независимые.
Во-вторых, данная архитектура позволяет отказаться от сложной логики внеочередного исполнения операций, полагаясь на порядок выдачи команд, определенный компилятором.
Более того, EPIC совершенствует возможность компилятора статически генерировать планы выполнения за счет поддержки разного рода перемещений кода во время компиляции, которые были бы некорректными в последовательной архитектуре.
EPIC разработан именно для того, чтобы обеспечить более высокую степень параллелизма на уровне команд, поддерживая при этом приемлемую сложность аппаратного обеспечения. Более высокая производительность достигается как за счет увеличения скорости передачи сигналов, так и благодаря увеличению плотности расположения функциональных устройств на кристалле.

Question 49

Билет №26

Какие штрафы наиболее тяжело скрываются в конвейерной многопоточности?

Answer 49

Производительность ограничена ILP в каждом отдельном потоке.

Question 50

Билет 26

Почему MMX регистров (x86) ровно восемь?

Answer 50

MMX-команды являются естественным дополнением основной системы команд микропроцессора. Основным принципом их работы является одновременная обработка нескольких единиц однотипных данных одной командой. Основа аппаратной компоненты – 8 MMX регистров, каждый размером в 64 бита = 8 байт. MMX работает только с целыми числами; поддерживаются данные размером в 1, 2, 4 или 8 байт. То есть, один MMX регистр может содержать 8, 4, 2 или 1 операнд соответственно.

Question 51

Билет26

Опишите достоинства и недостатки схемы gshare в сравнении со схемами GAp

Answer 51

Достоинства gshare:
+ более точные предсказания, коэффициент попадания выше;
+ более экономично, одна таблица второго уровня;
+ сравнительно невысокое время доступа;
Недостатки gshare:
- с коллизией предсказания ухудшаются;
- размер глобальной истории предсказателя gshare ограничен до логарифма от количества счетчиков.

Question 52

Билет №27
Разные процессоры IA-64 могут содержать разное количество функциональных устройств, оставаясь при этом совместимыми по коду. Укажите недостатки такой масштабируемости IA-64.

Answer 52

При увеличении кол-ва функциональный устройств, превышающих кол-во выполняемых команд за один такт процессора, производительность не станет увеличиваться т.к. некоторые функциональные устройства не будут использоваться.
Потому что именно циклы в развертке имеют наибольший БПИ (базовый поток инструкций).

Question 53

Билет27

Почему превалирующее внимание при проведении статической конвейеризации сосредоточено на оптимизации циклов?

Answer 53

Потому что именно циклы в развертке имеют наибольший БПИ (базовый поток инструкций).

Question 54

Билет27

Какое соотношение между объёмами памяти на различных уровнях иерархии характерно для современных SMP-компьютеров?

Answer 54

Иерархия отсутствует. Все процессоры в SMP идентичны с точки зрения доступа к памяти.